在PCB的打样中，在满足电路功能要求的前提下，尽量使用敏感电压阈值高的元器件。因为电路板的静电和放电灵敏度取决于电路板中敏感电压阈值低的元件。一个常见的解决方案是使用一个电阻器将每个输出与其电缆分开，并使用两个高速开关二极管（源电源）将电缆钳位连接到VDD（漏极电源）和VSS。下面一起来了解一下PCB打样使用组件时有哪些需要注意的事情？

1、注意限制输出电流可以避免CMOS电路的锁定效应

锁定效应是指CMOS电路内部结构上存在寄生PNP晶体管和NPN晶体管，并且只是形成一个寄生的PNPN晶闸管结构。这种互锁的正反馈结构可能会被外部因素（如静电放电）触发，电流会在PNP管（或NPN管）上流动，然后通过另一个寄生的NPN管（或PNP管）使电流流动由于使电流越来越大的正反馈，放大并终烧毁。可见限制电流使其不能达到维持锁定状态的水平是CMOS器件在PCB打样时需要考虑的问题之一。

2、注意使用滤波网络

有时CMOS电路系统和机械触点之间需要较长的输入电缆，这会增加电磁干扰的风险，应考虑使用滤波网络。同时较长的输入线必须伴随着较大的分布电容和分布电感，容易形成LC自激振荡，导致烧毁保护网络的二极管。解决方法是在输入端串联一个电阻，其阻值可根据公式选择。

总而言之，PCB打样使用组件时需要注意的事情有注意限制输出电流可以避免CMOS电路的锁定效应，注意使用滤波网络。在可行的情况下，使用更大值的电阻器和RC网络至少100pF的电容器可以减少静电放电的影响。PCB打样时避免将已焊接在电路板上的CMOS器件的输入端子悬空，同时注意CMOS器件不允许所有未使用的冗余输入引线悬空。这是因为一旦输入端悬空，输入电位就会处于不稳定状态，不仅会破坏电路的正常逻辑关系，而且容易造成静电击穿和外部噪声干扰。